8月23日消息,据韩国经济日报报道,三星电子将于2027年在其代工(半导体合同制造)工艺中引入BSPDN技术。
BSPDN是一种将进入芯片顶部的电源线置于底部的技术,以降低电阻并提高电源效率。借助BSPDN,三星电子将能够将芯片尺寸减小17%,并将电源效率提高15%。
据悉,三星计划在2027年将BSPDN应用于2纳米工艺的量产。
22日,三星电子负责晶圆代工PDK开发团队的高级副总裁Lee Sun-Jae在2024西门子EDA论坛上表示,该技术将使2纳米芯片的尺寸缩小17%。
这是三星电子代工部门的高管首次在外部活动中提及该公司的BSPDN表现。
不仅三星电子,英特尔和台积电也积极参与研发(R&D)。英特尔最早将于今年将其名为Powervia的BSPDN技术应用于其20A(2nm)代工工艺。
据报道,台积电还计划从2026年开始在其2nm工艺中引入BSPDN。