6月24日消息，据BusinessKorea报道，业内人士透露，SK海力士在6月16日至20日于美国夏威夷举行的著名半导体会​​议“VLSI 2024”上发表了有关3D DRAM的研究论文。

在论文中，SK海力士称其5层堆叠的3D DRAM的制造良率已达56.1%。实验性的3D DRAM显示出与目前使用的2D DRAM相似的特性。

据悉，3D DRAM垂直堆叠单元与传统的DRAM水平排列内存单元相比，可以在相同空间内实现更高的密度。

这是SK海力士首次披露其3D DRAM开发的具体数据和运行特性。